1011 dizi dedektörü Yapım aşamasında
Seri bir bit akışında 1011'i örtüşmeleriyle birlikte bulan bir Moore state machine'i. Beş state, on ok ve eşleşmeyi bildiren tek state.
Devreler
Referans sayfaları: çalışan bir devre, aynı zaman ekseninde dalga biçimi ve bunu üreten SystemVerilog.
-
rtl
-
rtl
Yükselen kenar dedektörü Yapım aşamasında
Bir girişin tek bir yükselen kenarı, tam olarak bir clock periyodu boyunca çıkış üretir. Son çevrimi hatırlayan flip-flop ve karşılaştıran kapı.
-
rtl
Gray code counter Yalnızca İngilizce mevcut Yapım aşamasında
A 3-bit binary count with its Gray code loaded beside it at the same edge, and why one bit per step, the wrap included, lets a count cross clock domains.
-
rtl
Linear-feedback shift register (LFSR) Yalnızca İngilizce mevcut Yapım aşamasında
Four flip-flops and one XOR that step through every nonzero 4-bit value, fifteen in all. The taps, the seed a reset must load, and the value it cannot leave.
-
rtl
Pulse synchronizer Yalnızca İngilizce mevcut Yapım aşamasında
A one-cycle pulse carried into another clock domain. A toggle flop makes it a level, two flops carry it across, and a flop and an XOR make it a pulse again.
-
rtl
D flip-flop Yalnızca İngilizce mevcut Yapım aşamasında
A D flip-flop takes d at each rising edge of the clock and holds it until the next. The always_ff that describes it, an enable, and an asynchronous reset.
-
rtl
Reset synchronizer Yalnızca İngilizce mevcut Yapım aşamasında
Two flip-flops that assert a reset at once and release it only just after a clock edge. Why the release has to be synchronous, shown on a ring it can break.
-
rtl
Shift register Yalnızca İngilizce mevcut Yapım aşamasında
Four flip-flops in a row that take one bit per edge and hold the last four side by side. Serial in, parallel out, and what the order of four lines decides.
-
rtl
Traffic-light controller Yalnızca İngilizce mevcut Yapım aşamasında
A four-state Moore machine for a junction, where a timer and the side road's queue decide when green changes hands. Holding, bus outputs, a synchronous reset.
-
rtl
UART receiver state machine Yalnızca İngilizce mevcut Yapım aşamasında
The control state machine of a UART receiver, with its counters outside it. Priorities, Mealy outputs on arrows, a framing error and a false start.
-
rtl
4-bit decade counter Yalnızca İngilizce mevcut Yapım aşamasında
A counter drawn as one box, and a count that leaves it as a bus. What a block hides, and how four bits travel on one wire and one waveform row.
-
kapı
Static-1 hazard Yalnızca İngilizce mevcut Yapım aşamasında
An output that should have stayed high dips for two ticks, because two paths through the logic are not the same length. The consensus term covers the gap.
-
rtl
Two-flop synchronizer Yalnızca İngilizce mevcut Yapım aşamasında
One asynchronous input into a single flip-flop and into two, side by side. What metastability looks like, and what the second flop actually buys.